

4.2.1 概述

时序逻辑电路在结构上有两个特点，如图 4-2-1 所示：

- 1) 包含**组合电路**和**存储电路**两部分，存储电路是必不可少的；
- 2) 存储电路的状态至少有一个作为组合电路的输入，与其他输入信号共同决定电路的输出。



图 4-2-1 时序电路的基本模型

时序逻辑电路的系统框图如图 4-2-1 所示，其中的存储电路主要由若干个触发器构成。各类信号之间的逻辑关系可以用三组逻辑函数表示：

输出函数： $Z(t_n) = f_1[X(t_n), Y(t_n)]$

激励函数： $W(t_n) = f_2[X(t_n), Y(t_n)]$

状态方程： $Y(t_{n+1}) = f_3[W(t_n), Y(t_n)]$

$Y(t_n)$ 表示 t_n 时刻存储电路的状态，即**现态**； $Y(t_{n+1})$ 为 t_{n+1} 时刻存储电路的状态，即**次态**； $Z(t_n)$ 是 t_n 时刻的输出； $X(t_n)$ 是 t_n 时刻的输入； $W(t_n)$ 是 t_n 时刻的激励。

时序电路设计的关键就是从问题出发找到输出函数和激励函数。

根据时钟信号，可分为：同步时序电路和异步时序电路。

同步时序电路：构成存储电路的各触发器的时钟脉冲相同，其状态的改变受同一个时钟脉冲控制，即电路在统一时钟控制下，同步改变状态。

异步时序电路：构成存储电路的各触发器的时钟脉冲不同，电路中没有统一

的时钟脉冲来控制电路状态的变化，因此电路各触发器的状态更新有先有后。

根据输出信号，可分为**米利（Mealy）型**和**摩尔（Moore）型**。

米利型时序逻辑电路的构成如图 4-2-2（a）所示，该类电路的输出不仅与电路现态有关，而且还取决于电路当前的输入。




图 4-2-2 时序电路的米利模型和摩尔模型

摩尔型时序逻辑电路的构成如图 4-2-2（b）所示，其输出仅取决于电路的现态，与电路当前的输入无关。因此，也可以将摩尔型电路看成是米利型电路的特例。

时序逻辑电路的输出不仅与当时的输入有关，还与以前的输入有关，时序电路的状态就是历史输入的产物。为此，时序电路的工作机制就是根据输入在不同的状态之间转换，同时产生需要的输出，如图 4-2-3 所示。




图 4-2-3 某个时序电路的状态图

时序电路中的存储电路就是用来记住历史输入，实现状态转换的。显然，由于构成存储电路的触发器的数量限制，时序电路的状态数是有限的，时序电路只能在有限的状态之间转换。

4.2.2 时序逻辑电路设计

时序电路的功能可以利用有限**状态图**来描述，而且是个**有向图**。设计时序电路时，首先要做的事情就是**逻辑抽象**，也就是根据电路的功能要求用一个**有限的有向图**来描述所希望的电路，描述的基本思路就是：在某个状态下，碰到什么样的输入时，应该转到哪一个状态，同时产生什么样的输出。

一、逻辑抽象

逻辑抽象重在清晰、正确地描述设计要求，由此得到的**有限有向图**是接下来所有工作的基础，通常称为**原始状态图**。

为便于表达，原始状态图中的状态通常用大写字母表示。原始状态图是对设计要求的最原始的抽象，建立正确的原始状态图是时序电路设计中最关键的一步。

建立原始状态图的一般思路如下：

1) 确定电路模型

将电路设计成哪种模型？Mealy 型？Moore 型？有的问题已由设计要求规定，有的问题可由设计者选择。不同的模型对应的电路结构不同，设计者在选择时，应根据问题中的信号形式、电路所需器件的多少等综合考虑。

2) 设立初始状态

时序逻辑电路在输入信号开始作用之前的状态称为**初始状态**。

在建立原始状态图时，应首先设立初始状态，然后从初始状态出发考虑在各种输入作用下的状态转移和输出响应。

3) 根据需要记忆的信息增加新的状态

同步时序电路中状态数目的多少取决于需要记忆和区分的信息量。

一般来说，若在某个状态下出现的输入信号能用已有状态表示，则应转向已有状态。仅当某个状态下出现的输入信号不能用已有状态表示时，才令其转向新的状态。

4) 确定各时刻电路的输出

在建立原始状态图时，必须确定各时刻的输出值。

在 Moore 型电路中，应指明每种状态下对应的输出；在 Mealy 型电路中应指明从每一个状态出发，在不同输入作用下的输出值。

建立好原始状态图后，为方便接下来的工作，通常将原始状态图转换为**原始状态表**，以表格形式对原始状态图所做的逻辑抽象重新进行表达。

原始状态表和原始状态图的本质一样，只是表达形式不同。

【例 4-2-1】设计一个“011”**序列检测器**，有一个输入端 X 和一个输出端 Z 。输入端 X 输入一串随机的二进制位，当输入序列中出现“011”时，输出端 Z 输出一个“1”，平时 Z 输出“0”。

典型输入、输出序列如下：

输入 X : 1 0 1 0 1 1 1 0 0 1 1 0

输出 Z : 0 0 0 0 0 1 0 0 0 0 1 0

【解答】方案 1，采用 Mealy 型电路，设：

状态 A-----电路的初始状态；

状态 B-----表示收到了目标序列“011”中的第一位“0”；

状态 C-----表示收到了目标序列“011”中的前面两位“01”；

状态 D-----表示收到了完整的目标序列“011”。

原始状态图的建立过程如图 4-2-4 所示。




图 4-2-4 例 4-2-1 的 Mealy 型原始状态图

由原始状态图得到的原始状态表如表 4-2-1 所示。

表 4-2-1 例 4-2-1 的 Mealy 型原始状态表

现 态	次态 / 输出	
	$x=0$	$x=1$
A	B/0	A/0
B	B/0	C/0
C	B/0	D/1
D	B/0	A/0

方案 2，采用 Moore 型电路

由于电路输出完全取决于状态，而与输入无直接联系。在作状态图时，应将输出标记在代表各状态的圆圈内。

设电路初始状态为 A，并用状态 B、C、D 分别表示收到了输入 X 送来的 0、01、011。显然，仅当处于状态 D 时电路输出为 1，其他状态下输出均为 0。

原始状态图的建立过程如图 4-2-5 所示。




图 4-2-5 例 4-2-1 的 Moore 型原始状态图

由原始状态图得到的原始状态表如表 4-4-2 所示。

表 4-2-2 例 4-2-1 的 Moore 型原始状态表

现 态	次 态		输 出
	x=0	x=1	z
A	B	A	0
B	B	C	0
C	B	D	0
D	B	A	1

【例 4-2-2】设计一个**代码检测器**，用于检测串行输入的 8421 码，其输入的顺序是先低位后高位，当出现非法数字（1010，1011，1100，1101，1110，1111）时，电路的输出为 1。建立该时序电路的 Mealy 型原始状态图和状态表。

【解答】由于输入的 8421 码是先低位后高位，因此，判断输入是否为非法数字时，应从低位到高位查看各位输入值。

设：状态 A 表示起始状态；

状态 B 和 C 分别表示最低一位代码的两种不同取值 0 和 1；

状态 D，E，F，G 分别表示低两位的码的四种不同取值 00-11；

状态 H、I、J、K、L、M、N、P 分别表示低三位代码的八种取值 000-111。

当 X 输入的第四位代码到来时，即可对输入代码进行判断，若出现非法数字，

电路的输出为 1，否则为 0，并返回到起始状态 A。

根据以上分析，可以得到原始状态图和原始状态表，分别如图 4-2-6 和表 4-2-3 所示。




图 4-2-6 例 4-2-2 的 Mealy 型原始状态图

表 4-2-3 例 4-2-2 的 Mealy 型原始状态表

现 态	次态 / 输出		现 态	次态 / 输出	
	x=0	x=1		x=0	x=1
A	B/0	C/0	I	A/0	A/1
B	D/0	E/0	J	A/0	A/1
C	F/0	G/0	K	A/0	A/1
D	H/0	I/0	L	A/0	A/0
E	J/0	K/0	M	A/0	A/1
F	L/0	M/0	N	A/0	A/1
G	N/0	P/0	P	A/0	A/1
H	A/0	A/0			

图中，当 4 位代码检测完后，应转向初始状态 A，以便检查下一组代码。

思考：代码检测器与序列检测器的主要区别是什么？

在对某个具体问题进行逻辑抽象的原始状态图和原始状态表中，可能会存在多余的状态，接下来要做的工作就是**状态化简**，即：找到所有多余状态，将多余

状态去掉得到**最简状态图**和**最简状态表**，也称**最小化状态图**和**最小化状态表**。

二、状态化简

状态化简的目的是简化电路结构，状态数目的多少直接决定电路中所需触发器数目的多少。

设状态数目为 n ，所需触发器数目为 m ，则应满足如下关系： $2^m \geq n > 2^{m-1}$ 。

问题：如何找到多余状态呢？

等效状态：设状态 S_i 和 S_j 是状态表中的两个状态，若对于所有可能的输入序列，分别从状态 S_i 和状态 S_j 出发，所得到的输出响应序列完全相同，则状态 S_i 和 S_j 是等效的，记作 (S_i, S_j) ，又称状态 S_i 和 S_j 为**等效对**。

状态等效的性质：等效状态具有**传递性**，即假若 S_1 和 S_2 等效， S_2 和 S_3 等效，那么，一定有 S_1 和 S_3 等效。

等效类：由若干彼此等效的状态构成的集合。在同一个等效类中的任意两个状态都是等效的。

例如：由 (S_1, S_2) 和 (S_2, S_3) 可以推出 (S_1, S_3) ，进而可知 S_1 、 S_2 、 S_3 属于同一等效类，记作 $\{S_1, S_2, S_3\}$ 。

等效类是一个广义的概念，两个状态或多个状态均可以组成一个等效类，甚至一个状态也可以称为等效类，因为任何状态和它自身必然是等效的。

最大等效类：是指不被任何别的等效类所包含的等效类。

注意：这里所指的最大，并不是指包含的状态最多，而是指它的独立性，即使是一个状态，只要它不被包含在别的等效类中，也是最大等效类。换言之，如果一个等效类不是任何其他等效类的子集，则该等效类为最大等效类。

说明：状态等效是状态之间的一种**等价关系**！

判断方法：若状态 S_i 和 S_j 是原始状态表中的两个现态，则 S_i 和 S_j 等效的条件可归纳为在输入的各种取值组合下同时满足如下两个条件：

第一，输出相同；

第二，次态属于下列情况之一：

(1) **次态相同**；(2) **次态交错**或为各自的现态；(3) **次态循环**或为等效对。

问题：什么叫交错、循环呢？

设某个时序电路的状态表如表 4-2-4 所示。在表中：当 $X=0$ 时，现态 A、B 的次态相同，现态 C、D 的次态交错；当 $X=1$ 时，现态 A、B 的次态为 C、D，而现态 C、D 的次态又为 A、B，构成次态循环。

表 4-2-4 某个电路的原始状态表

现态	次态/输出	
	X=0	X=1
A	B/0	C/1
B	B/0	D/1
C	D/0	A/0
D	C/0	B/0

原始状态表的化简过程，就是找出表中的所有最大等效类，然后将每个最大等效类中的所有状态合并为一个新的状态，从而得到**最小化状态表**。

简化后的状态数等于最大等效类的个数！

状态化简的一般步骤：

①作隐含表

隐含表是一个直角三角形阶梯网格，表中每个方格代表一个状态对。

②寻找等效对

顺序比较：按照隐含表中从上至下、从左至右的顺序，对照原始状态表依次对所有“状态对”进行逐一检查和比较，并将检查结果标注在隐含表中的相应方格内。

比较结果标注如下：

等效 ----- 在相应方格内填上“√”；

不等效----- 在相应方格内填上“×”；

与其他状态对相关 ---- 在相应方格内填上相关的状态对。

关联比较：对那些在顺序比较时尚未确定是否等效的状态对作进一步检查，直到判别出状态对等效或不等效为止。

③求出最大等效类

在找出原始状态表中的所有等效对之后，可利用等效状态的传递性，求出各最大等效类。

④状态合并，作出最小化状态表

将每个最大等效类中的全部状态合并为一个状态，即可得到和原始状态表等价的最小化状态表。

【例 4-2-3】化简表 4-2-5 所示原始状态表。

表 4-2-5 例 4-2-3 的原始状态表

现 态	次态 / 输出	
	x=0	x=1
A	C/0	B/1
B	F/0	A/1
C	F/0	G/0
D	D/1	E/0
E	C/0	E/1
F	C/0	G/0
G	C/1	D/0

【解答】(1) 作隐含表

给定原始状态表具有 7 个状态，隐含表框架如图 4-2-7 (a) 所示。

B						
C						
D						
E						
F						
G						
	A	B	C	D	E	F

(a)

B	CF					
C	×	×				
D	×	×	×			
E	BE	AE CF	×	×		
F	×	×	✓	×	×	
G	×	×	×	CD DE	×	×
	A	B	C	D	E	F

(b)

B	CF					
C	×	×				
D	×	×	×			
E	BE	AE CF	×	×		
F	×	×	✓	×	×	
G	×	×	×	CD DE	×	×
	A	B	C	D	E	F

(c) +

图 4-2-7 例 4-2-3 隐含表

(2) 寻找等效对

根据等效状态的判断标准，依次检查每个状态对，可得到顺序比较结果如图 4-2-7 (b) 和关联比较结果如图 4-2-7 (c) 所示。

由判断结果可知，原始状态表中的 7 个状态共有四个等效对：

$$(A,B)、(A,E)、(B,E)、(C,F)$$

(3) 求出最大等效类

由所得到的等效对可知，原始状态表中的 7 个状态共构成四个最大等效类：

$$\{A,B,E\}、\{C,F\}、\{D\}、\{G\}$$

(4) 状态合并，作出最小化状态表

令 $\{A,B,E\} \rightarrow a$ 、 $\{C,F\} \rightarrow b$ 、 $\{D\} \rightarrow c$ 、 $\{G\} \rightarrow d$ ，并代入原始状态表中，即可得到化简后的状态表如图 4-2-8 所示。

原始状态表经过状态化简后得到的最小化状态表中的状态仍然是用字母等文字符号表达的。要想设计出电路，还必须将最小化状态表中的每个状态转换成

2 进制编码，即用 2 进制数来表示每一个状态，这一工作称为**状态编码**。

原始状态表				最小化状态表		
现 态	次态 / 输出			现 态	次态 / 输出	
	x=0	x=1			x=0	x=1
A	C/0	B/1		a	b/0	a/1
B	F/0	A/1	b	b/0	d/0	
C	F/0	G/0	c	c/1	a/0	
D	D/1	E/0	d	b/1	c/0	
E	C/0	E/1				
F	C/0	G/0				
G	C/1	D/0				

图 4-2-8 例 4-2-3 状态化简

三、状态编码

状态编码也称**状态分配**，是指给最小化状态表中用字母或数字（非 2 进制）表示的状态，指定一个二进制代码，形成**二进制状态表**。

状态编码的任务是：

- ①确定状态编码的长度（即二进制代码的位数，或者说所需触发器个数）；
- ②寻找一种最佳的或接近最佳的状态分配方案，以便使所设计的时序电路最简单。

二进制代码的位数是由最小化状态表中的状态个数来确定的。

设最小化状态表的状态数为 N ，状态编码的长度为 m ，则状态数 N 与状态编码长度 m 的关系为 $2^{m-1} < N \leq 2^m$ 。

例如：若某状态表的状态数 $N=7$ ，则状态分配时，二进制代码的位数应为 $m=3$ ，或者说状态变量个数为 3。

状态与代码之间的对应关系可以有多种。一般说来，用 m 位二进制代码的

2^m 种组合来对 N 个状态进行分配时,可能出现的状态分配方案数 K_s 为: $K_s = P_{2^m}^N$ 。

例如: 当 $N = 4$, $m = 2$ 时, $K_s = P_{2^2}^4 = 24$

随着状态数目的增加, 分配方案的数目急剧增加。

问题: 如何从众多的分配方案中寻找出一种最佳方案?

在实际工作中, 工程技术人员通常按照一定的原则、凭借设计的经验去寻找相对最佳的编码方案。

一种常用方法称为**相邻分配法**, 其基本思想是: 在选择状态编码时, 尽可能使激励函数和输出函数在卡诺图上的“1”方格处在相邻位置, 从而有利于激励函数和输出函数的化简。

相邻分配法的状态编码**原则**如下:

①**次态相同, 现态相邻**。在相同输入条件下, 具有相同次态的现态应尽可能分配相邻的二进制代码;

②**同一现态, 次态相邻**。在相邻输入条件下, 同一现态的次态应尽可能分配相邻的二进制代码;

③**输出相同, 现态相邻**。在每一种输入取值下均具有相同输出的现态应尽可能分配相邻的二进制代码。

某些状态表常常出现不能同时满足 3 条原则的情况。此时, 可按从①至③的优先顺序考虑。

此外, 从电路实际工作状态考虑, 一般将初始状态分配为“0”状态。

【例 4-2-4】对表 4-2-6 所示状态表进行状态编码 (设 A 为初始状态)。

【解答】所示状态表中, 状态数 $N = 4$, 故状态编码的长度应为 $m=2$ 。即实现该状态表的功能需要两个触发器。

表 4-2-6 例 4-2-4 状态表

现态	次态/输出	
	x=0	x=1
A	C/1	B/0
B	A/0	A/1
C	A/1	D/1
D	D/1	C/0

根据相邻法的编码原则，4 个状态的相邻关系如下：

根据原则①，状态 B 和 C 应分配相邻的二进制代码；

根据原则②，状态 B 和 C、A 和 D、C 和 D 应分配相邻的二进制代码；

根据原则③，状态 A 和 D 应分配相邻的二进制代码。

综合①—③可知，状态分配时要求满足 B 和 C、A 和 D、C 和 D 相邻。

在进行状态分配时，为了使状态之间的相邻关系一目了然，通常将卡诺图作为状态分配的工具。

假定状态变量用 y_2y_1 表示，并将 A 分配“0”，一种满足上述相邻关系的分配方案如图 4-2-9（a）所示。




图 4-2-9

状态 A、B、C、D 的状态编码依次为 y_2y_1 的取值 00、01、11、10。

将状态表中的状态 A、B、C、D 分别用编码 00、01、11、10 代替，即可得到

该状态表的二进制状态表如图 4-2-9 (c) 所示。

注意：满足分配原则的方案通常可以有多种，设计者可从中任选一种。

接下来需要做的事就是根据 2 进制状态表找到：

- (1) 输出和现态、输入之间的函数关系
- (2) 构成存储电路的各个触发器的激励输入和现态、输入之间的函数关系

四、确定输出函数和激励函数

任务：根据二进制状态表和所选触发器的**特征方程**或**激励表**，求出电路的**输出函数表达式**和各个触发器的**激励函数表达式**，并予以化简，以便使用适当的逻辑门和所选定的触发器实现符合功能要求的逻辑电路。

1. 输出函数表达式

输出和现态、输入之间就是一个组合逻辑关系，由 2 进制状态表可以直接画出输出函数的卡诺图，化简后得到输出函数表达式

【例 4-2-5】根据表 4-2-7 所示 2 进制状态表求输出函数表达式。

表 4-2-7 例 4-2-5 的 2 进制状态表

现态 y_2y_1	次态 $y_2^{(n+1)}y_1^{(n+1)}$ /输出	
	$x=0$	$x=1$
00	11/0	01/0
01	00/0	00/1
11	00/1	10/1
10	10/0	11/0

【解答】输出函数真值表如表 4-2-8 所示，输出函数卡诺图如图 4-2-10 所示，根据卡诺图可得： $z = y_2y_1\bar{x}$ 。

在熟练时，可以直接做输出函数卡诺图。

表 4-2-8 例 4-2-5 输出函数真值表

现态 y_2y_1	输入 x	输出 z	现态 y_2y_1	输入 x	输出 z
00	0	0	11	0	1
00	1	0	11	1	1
01	0	0	10	0	0
01	1	1	10	1	0

现态 y_2y_1 \ 输入 x	00	01	11	10
0	0	0	1	0
1	0	0	0	0

图 4-2-10 例 4-2-5 输出函数卡诺图

2. 激励函数表达式

构成时序电路中的存储电路的触发器一般是边沿触发的，原理上 D 触发器、J-K 触发器和 T 触发器都可以使用。

选定触发器后要做的事就是确定各个触发器的激励函数，一般有两种方法。

方法 1 利用特征方程

先根据 2 进制状态表直接画出各个触发器的次态卡诺图，进而求得各个触发器的**次态方程**： $Q_i^{n+1} = f_i(X, Q)$ ，其中： X 代表相关输入， Q 代表相关触发器的现态；然后将各个触发器的次态方程 $Q_i^{n+1} = f_i(X, Q)$ 进行变换，使之与所选触发器**特征方程**形式一致，从而确定各个触发器的**激励函数**：

D 触发器： $Q_i^{n+1} = f_i(X, Q) = (\dots) = (D_i)$

J-K 触发器： $Q_i^{n+1} = f_i(X, Q) = (\dots)\bar{Q}_i + (\dots)Q_i = (J_i)\bar{Q}_i + (\bar{K}_i)Q_i$

T 触发器: $Q_i^{n+1} = f_i(X, Q) = (\dots) \oplus Q_i = (T_i) \oplus Q_i$

这种做法不太适合 T 触发器。

此外, 如果选择的是 J-K 触发器, 可以在利用卡诺图求各个触发器的次态方程的时候就有意识地按 $Q_i = 0$ 和 $Q_i = 1$ 分开画卡诺圈, 由此得到的次态方程就直接具有特征方程的形式, 无需再做变换。

【例 4-2-6】某个时序电路的 2 进制状态表如表 4-2-9 所示, 按要求解答下列问题:

表 4-2-9 例 4-2-5 2 进制状态表

现态 $Q_2^n Q_1^n$	$x=0$	$x=1$
	$Q_2^{n+1} Q_1^{n+1} / Z$	$Q_2^{n+1} Q_1^{n+1} / Z$
00	10/0	11/0
01	10/0	00/0
11	00/0	01/1
10	01/0	11/0

1) 求各个触发器的次态方程

【解答】 $Q_2^{n+1} = \bar{X}\bar{Q}_2^n + X\bar{Q}_1^n$, $Q_1^{n+1} = XQ_2^n + X\bar{Q}_1^n + Q_2^n\bar{Q}_1^n$




图 4-2-11

2) 使用 D 触发器实现时, 求驱动方程

【解答】 D 触发器的特征方程: $Q^{n+1} = D$

次态方程: $Q_2^{n+1} = \bar{X}\bar{Q}_2^n + X\bar{Q}_1^n$, $Q_1^{n+1} = XQ_2^n + X\bar{Q}_1^n + Q_2^n\bar{Q}_1^n$

驱动方程: $D_2 = \bar{X}\bar{Q}_2^n + X\bar{Q}_1^n$, $D_1 = XQ_2^n + X\bar{Q}_1^n + Q_2^n\bar{Q}_1^n$

3) 使用 $J-K$ 触发器实现时, 求驱动方程

【解答】 $J-K$ 触发器的特征方程: $Q^{n+1} = J\bar{Q} + \bar{K}Q$

次态方程: $Q_2^{n+1} = \bar{X}\bar{Q}_2^n + X\bar{Q}_1^n$, $Q_1^{n+1} = XQ_2^n + X\bar{Q}_1^n + Q_2^n\bar{Q}_1^n$

将次态方程进行变换, 得到 $J-K$ 触发器的驱动方程:

$$\begin{aligned} Q_2^{n+1} &= \bar{X}\bar{Q}_2^n + X\bar{Q}_1^n = \bar{X}\bar{Q}_2^n + X\bar{Q}_1^n(\bar{Q}_2^n + Q_2^n) \\ &= (\bar{X} + X\bar{Q}_1^n)\bar{Q}_2^n + X\bar{Q}_1^nQ_2^n = (\bar{X} + \bar{Q}_1^n)\bar{Q}_2^n + X\bar{Q}_1^nQ_2^n \\ J_2 &= (\bar{X} + \bar{Q}_1^n), K_2 = \overline{X\bar{Q}_1^n} = \bar{X} + Q_1^n \\ Q_1^{n+1} &= XQ_2^n + X\bar{Q}_1^n + Q_2^n\bar{Q}_1^n = XQ_2^n(\bar{Q}_1^n + Q_1^n) + X\bar{Q}_1^n + Q_2^n\bar{Q}_1^n \\ &= (XQ_2^n + X + Q_2^n)\bar{Q}_1^n + XQ_2^nQ_1^n = (X + Q_2^n)\bar{Q}_1^n + XQ_2^nQ_1^n \\ J_1 &= X + Q_2^n, K_1 = \overline{XQ_2^n} = \bar{X} + \bar{Q}_2^n \end{aligned}$$

更直接的做法: 按 $Q_i = 0$ 和 $Q_i = 1$ 分开画卡诺圈




图 4-2-12

$$Q_2^{n+1} = (\bar{X} + \bar{Q}_1^n)\bar{Q}_2^n + X\bar{Q}_1^nQ_2^n, J_2 = (\bar{X} + \bar{Q}_1^n), K_2 = \overline{X\bar{Q}_1^n} = \bar{X} + Q_1^n$$

$$Q_1^{n+1} = (X + Q_2^n)\bar{Q}_1^n + XQ_2^nQ_1^n, \quad J_1 = X + Q_2^n, K_1 = \overline{XQ_2^n} = \bar{X} + \bar{Q}_2^n$$

此例如果使用 T 触发器： T 触发器的特征方程为 $Q^{n+1} = T \oplus Q$

次态方程： $Q_2^{n+1} = \bar{X}\bar{Q}_2^n + X\bar{Q}_1^n$, $Q_1^{n+1} = XQ_2^n + X\bar{Q}_1^n + Q_2^n\bar{Q}_1^n$

$$Q_2^{n+1} = \bar{X}\bar{Q}_2^n + X\bar{Q}_1^n = (\dots) \oplus Q_2, \quad Q_1^{n+1} = XQ_2^n + X\bar{Q}_1^n + Q_2^n\bar{Q}_1^n = (\dots) \oplus Q_1$$

要将次态方程变换成 T 触发器特征方程对应的形式，比较繁琐，通常采用方法 2。

方法 2 利用激励表

激励函数的作用就是向触发器提供合适的输入，使触发器从某个现态转移到某个次态。在整个电路中，各个触发器的激励输入由电路的现态、外来输入通过组合逻辑生成。

根据二进制状态表，只需要把整个电路的现态和外来输入作为自变量，各个触发器的激励输入作为因变量即可得到激励函数的真值表，进而可以利用卡诺图化简得到各个激励函数的最简表达式。

R-S 触发器激励表			D 触发器激励表	
$Q \rightarrow Q^{(n+1)}$	R	S	$Q \rightarrow Q^{(n+1)}$	D
0 0	d	0	0 0	0
0 1	0	1	0 1	1
1 0	1	0	1 0	0
1 1	0	d	1 1	1

J-K 触发器激励表			T 触发器激励表	
$Q \rightarrow Q^{(n+1)}$	J	K	$Q \rightarrow Q^{(n+1)}$	T
0 0	0	d	0 0	0
0 1	1	d	0 1	1
1 0	d	1	1 0	1
1 1	d	0	1 1	0

图 4-2-13 常用钟控触发器激励表

建立电路中各个触发器的激励函数真值表需要用到所选触发器的激励表，常用时钟控制触发器的激励表如图 4-2-13 所示。

熟练时也可以直接根据二进制状态表和触发器激励表，作出激励函数卡诺图，化简后写出最简表达式。

【例 4-2-7】采用 T 触发器实现图 4-2-14 (a) 所示时序电路，求激励函数。




图 4-2-14

各个 T 触发器的激励函数卡诺图分别如图 4-2-14 (b) 和 4-2-14 (c) 所示。

$$T_2 \text{ 和 } T_1 \text{ 的驱动方程为: } \begin{cases} T_2 = \bar{X} + \bar{Q}_2^n \bar{Q}_1^n + Q_2^n Q_1^n \\ T_1 = \bar{X} Q_1^n + X \bar{Q}_2^n + Q_2^n \bar{Q}_1^n \end{cases}$$

【例 4-2-8】用 J-K 触发器实现图 4-2-15 (a) 所示二进制状态表所描述的时序电路，确定激励函数。

现态	次态 $y_2^{(n+1)}y_1^{(n+1)}$ /输出		$QQ^{(n+1)}$	JK	$x \ y_2 \ y_1$	激励函数 $J_2 K_2 J_1 K_1$
$y_2 y_1$	$x=0$	$x=1$				
00	11/0	01/0	00	0d	000	1d1d
01	00/0	00/1	01	1d	001	0dd1
11	00/1	10/1	10	d1	010	d11d
10	01/0	11/0	11	d0	011	d1d1
					100	0d1d
					101	0dd1
					110	d01d
					111	d0d1

图 4-2-15

【解答】根据给定的二进制状态表和 J-K 触发器的激励表图 4-2-15 (b)，可列出激励函数的真值表如图 4-2-15 (c) 所示。

由真值表可作出激励函数和输出函数的卡诺图如图 4-2-16 所示。经化简后得到激励函数和输出函数的最简表达式如下：

$$J_1 = K_1 = 1, J_2 = \bar{x} \cdot \bar{y}_1, K_2 = \bar{x}, Z = y_2 y_1 + x y_1 = (y_2 + x) y_1$$




图 4-2-16

时序电路可以根据其状态图或状态表分为两类：完全描述电路和非完全描述电路。

完全描述电路是指从任意一个现态出发，在任意的输入条件下，次态是确定的，输出也是确定的，而且不存在多余状态（**无效状态**）。否则，就是**非完全描述电路**。

当电路中存在无效状态时，为使电路简单，可以将无效状态当作无关项处理，由此产生的一个问题就是：由此得到的设计会不会导致无效状态之间存在循环？如果会，那么一旦电路偏离有效状态而进入无效状态，就可能在无效状态之间循

环而无法回到有效状态，这就需要对设计进行适当的修改以打破无效状态之间的循环。

五、自启动能力检查

当电路中触发器所能表示的状态数大于有效状态数时，需要对设计的电路进行讨论，主要讨论两个问题：

1. 电路是否具有自恢复功能，即电路万一偶然进入无效状态，能否在输入信号和时钟脉冲作用下自动进入有效状态，如果能，则称为具有自恢复功能；否则，称为“挂起”。

当电路中包含多个无效状态时，往往又将无效状态构成的集合称作状态的无效序列，相应地将正常工作下的状态集合称为状态的有效序列。

2. 电路是否会产生错误输出信号，即电路万一处在无效状态，是否会在输入信号和时钟脉冲作用下，产生错误输出信号。

当存在“挂起”或错误输出现象时，须对设计方案进行修正。

解决错误输出的办法：在化简输出函数时不要利用任意项。

讨论“挂起”问题时，可以根据确定的激励函数和输出函数表达式作出相应状态表和状态图，并作出结论。

【例 4-2-8】用 J-K 触发器设计的 5 进制加 1 同步计数器的激励函数为

$$J_1 = \overline{Q_3}, K_1 = 1; J_2 = Q_1, K_2 = Q_1; J_3 = Q_1 Q_2, K_3 = 1$$

分析挂起问题。

【解答】根据激励函数作出状态表如表 4-2-10 所示。由表可知，此计数器的 5 个有效状态依次为 000、001、010、011、100

无效状态 101、110、111 的次态分别为 010、010、000，无挂起。

表 4-2-10 例 4-2-8 的状态表

现态 Q3Q2Q1	J3	K3	J2	K2	J1	K1	次态
0 0 0	0	1	0	0	1	1	0 0 1
0 0 1	0	1	1	1	1	1	0 1 0
0 1 0	0	1	0	0	1	1	0 1 1
0 1 1	1	1	1	1	1	1	1 0 0
1 0 0	0	1	0	0	0	1	0 0 0
1 0 1	0	1	1	1	0	1	0 1 0
1 1 0	0	1	0	0	0	1	0 1 0
1 1 1	1	1	1	1	0	1	0 0 0

实际上，可以直接观察求激励函数时各个卡诺图中卡诺圈的画法。在利用卡诺图求最简与或式时，被卡诺圈覆盖的任意项函数值为 1，未被卡诺圈覆盖的任意项函数值为 0。

【例 4-2-9】某个时序电路有 3 个无效状态：010、100、111，利用特征方程确定激励函数时各个触发器的次态函数卡诺图如图所示。




图 4-2-17

据此讨论“挂起”问题。

【解答】根据卡诺圈的画法知：010 的次态为 101，100 的次态为 100，111

的次态为 000，存在挂起现象。

【例 4-2-10】某个时序电路有 3 个无效状态：010、100、111，利用激励表确定激励函数时各个触发器的激励函数卡诺图如图所示。




图 4-2-18

【解答】根据卡诺圈的画法知：010 状态下的激励输入为 111，次态为 101；100 状态下的激励输入为 000，次态为 100；111 状态下的激励输入为 111，次态为 000，存在挂起现象。

当设计方案需要修改时，只需要考虑激励函数化简时对无效状态下任意项的处理问题。

解决电路不能自启动常用以下两种方法：

(1) 明确定义非完全描述电路中偏离状态的次态，使其成为完全描述时序电路。但是，这种方法由于失去了任意项，会增加电路的复杂程度。

(2) 变换驱动方程的表达式。用卡诺图化简时，可以在分析观察的基础上有选择地改变某些驱动方程的圈法。这样做既可以克服死循环，又不会增加驱动方程的复杂程度。

【例 4-2-11】例 4-2-9 有 3 个无效状态：010、100、111，利用特征方程确定激励函数时各个触发器的次态函数卡诺图如图 4-2-19 所示。

根据卡诺圈的画法知：010 的次态为 101，100 的次态为 100，111 的次态为

000，存在挂起现象。如何修正呢？




图 4-2-19

【解答】 Q_2^{n+1} 和 Q_0^{n+1} 的卡诺圈各有 2 种画法，目前的方案是其中的一种

1) 修改 Q_2^{n+1} 的卡诺圈的画法，如图 4-2-20 所示。

修改后：010 的次态为 101，100 的次态为 000，111 的次态为 100。

无效状态都能回到有效状态，不存在挂起现象。




图 4-2-20

2) 修改 Q_0^{n+1} 的卡诺圈的画法，如图 4-2-21 所示。




图 4-2-21

修改后：010 的次态为 100，100 的次态为 101，111 的次态为 000。

无效状态都能回到有效状态，不存在挂起现象。

【例 4-2-12】例 4-2-10 有 3 个无效状态：010、100、111，利用激励表确定激励函数时各个触发器的激励函数卡诺图如图 4-2-22 所示。

根据卡诺圈的画法知：010 的次态为 101，100 的次态为 100，111 的次态为 000，存在挂起现象。如何修正呢？




图 4-2-22

【解答】 T_1 和 T_0 的卡诺圈各有 2 种画法，目前的方案是其中的一种

1) 修改 T_1 的卡诺圈的画法，如图 4-2-23 所示。




图 4-2-23


修改后：010 状态下的激励输入为 101，次态为 111；100 状态下的激励输入为 010，次态为 110；111 状态下的激励输入为 111，次态为 000。

无效状态都能回到有效状态，不存在挂起现象。

2) 修改 T_0 的卡诺圈的画法，如图 4-2-24 所示。

修改后：010 状态下的激励输入为 111，次态为 101；100 状态下的激励输入

无效状态都能回到有效状态，不存在挂起现象。



在检查完自启动能力并作出相应的改进后根据得到的驱动方程和输出方程，
逻辑电路图。

$$J_1 = \overline{Q_3}, K_1 = 1; \quad J_2 = Q_1, K_2 = Q_1; \quad J_3 = Q_1 Q_2, K_3 = 1$$

【解答】逻辑电路如图 4-2-25 所示。

